4/5/1 (Item 1 from file: 351)
DIALOG(R)File 351:Derwent WPI
(c) 2003 Thomson Derwent. All rts. reserv.

008208216 \*\*Image available\*\*
WPI Acc No: 1990-095217/ 199013

Fixture for forming component-mounting solder bumps on circuit board - has heating-resistor layer formed on transparent substrate NoAbstract Dwg 1b/9

Patent Assignee: FUJITSU LTD (FUIT )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 2046794 A 19900216 JP 88198479 A 19880809 199013 B

Priority Applications (No Type Date): JP 88198479 A 19880809

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 2046794 A

Title Terms: FIX; FORMING; COMPONENT; MOUNT; SOLDER; BUMP; CIRCUIT; BOARD; HEAT; RESISTOR; LAYER; FORMING; TRANSPARENT; SUBSTRATE; NOABSTRACT

Derwent Class: V04; X24

International Patent Class (Additional): H05K-003/34

File Segment: EPI

4/5/2 (Item 1 from file: 347)
DIALOG(R) File 347: JAPIO
(c) 2003 JPO & JAPIO. All rts. reserv.

03071294 \*\*Image available\*\*
JIG FOR FORMING SOLDER BUMP

PUB. NO.: 02-046794 [ JP 2046794 A] PUBLISHED: February 16, 1990 (19900216)

INVENTOR(s): HASHIMOTO KAORU

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 63-198479 [JP 88198479] FILED: August 09, 1988 (19880809)

INTL CLASS: [5] H05K-003/34

JAPIO CLASS: 42.1 (ELECTRONICS -- Electronic Components)

JOURNAL: Section: E, Section No. 922, Vol. 14, No. 210, Pg. 117, April 27, 1990 (19900427)

### ABSTRACT

PURPOSE: To flatten top sections of solder bumps by locally heating the solder bumps only by forming resistance body layers on a transparent substrate in corresponding to positions of the solder bumps and a transparent conductive zone by connecting the layers in series or parallel, and then, using a jig which forms an insulating film covering the resistance body layers.

CONSTITUTION: When a solder bump forming jig 5 is placed on a circuit substrate 6 so that resistance body layers 21 can be put on solder bumps 7 formed on the wiring of a circuit substrate 6 and the resistance body layers 21 are conducted through a transparent conductive zone 31, the resistance body layers 21 produce heat which softens or melts the bumps 7 and top sections of the bumps 7 are pressed and flattened due to the weight of the jig 5 or an additional load. When the power supply to the transparent conductive zone 31 is stopped and the jig 5 is removed thereafter, the solder bumps 7 with flat surfaces are formed.

devides from the design and the state of the

# PATENT ABSTRACTS OF JAPAN

US06-NGK-96

(11)Publication number:

02-046794

(43)Date of publication of application: 16.02.1990

(51)Int.CI.

H05K 3/34

(72)Inventor:

(21)Application number: 63-198479

(71)Applicant: FUJITSU LTD

(22)Date of filing:

09.08.1988


HASHIMOTO KAORU

## (54) JIG FOR FORMING SOLDER BUMP

(57)Abstract: PURPOSE: To flatten top sections ot solder bumps by locally heating the solder

bumps only by forming resistance body layers on a transparent substrate in corresponding to positions of the solder bumps and a transparent conductive zone by connecting the layers in series or parallel, and then, using a jig which forms an insulating film covering the resistance body layers.

CONSTITUTION: When a solder bump forming jig 5 is placed on a circuit substrate 6 so that resistance body layers 21 can be put on solder bumps 7 formed on the wiring of a circuit substrate 6 and the resistance body layers 21 are conducted through a transparent conductive zone 31, the resistance body layers 21 produce heat which softens or melts the bumps 7 and top sections of the bumps 7 are pressed and flattened due to the weight of the jig 5 or an additional load, when the power supply to the transparent conductive zone 31 is stopped and the jig 5 is removed thereafter, the solder bumps 7 with flat



## LEGAL STATUS

surfaces are formed.

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

19日本国特許庁(JP)

10 特許出頭公開

# 四公開特許公報(A)

平2-46794

@Int. Cl. 3

庁内整理番号

❸公開 平成2年(1990)2月16日

H 05 K 3/34

H 6736-5E

審査請求 未請求 請求項の数 2 (全6頁)

はんだパンプ成形用治具 ⑤発明の名称

識別記号

頤 昭63-198479 ②特

頭 昭63(1988)8月9日

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

勿出 頭 富士通株式会社 弁理士 寒川 誠一 神奈川県川崎市中原区上小田中1015番地

1. 発明の名称

. はんだパンプ成形用治具

2. 特許請求の範囲

- 〔1〕はんだパンプの位置に対応して、透明基板
- (1)上に抵抗体層 (21) が形成され、

弦抵抗体層(21)を直列または並列に接続して 透明準電体帯 (31) が形成され、 .

少なくとも前記抵抗体層(21)をカパーして絶 経膜(4)が形成されてなる。

ことを特徴とするはんだパンプ成形用治具。

- 【2】前記抵抗体層 (21) は、前記透明基板 (1·) より突出してなるごとを特徴とする誤求項1記数 のはんだパンプ成形用治具。
- 3. 発明の詳細な説明

ピングリッドアレイ型(PGA型)のパッケー ジ等を回路基板上に表面実装するに際し、回路基 板上に形成されたはんだパンプの頂上部を平坦化 するためのはんだパンプ成形用治具に関し、

はんだパンプの加熱と押圧とを一つの治具を使 用して行い、しかも、固路基板上に形成されたは んだパンプのみを局部的に加熱して、その頂上部 を平坦化し、国路基板に与える外影響を少なくす ・るように改良された、はんだパンプ成形用抬具を 提供することを目的とし、

このパンプ成形用抬具は、はんだパンプの位置 に対応して透明器板上に抵抗体層が形成され、 この抵抗体層を直列または並列に接続して透明性 森電体帯が形成され、少なくとも前記の抵抗体層。 をカバーして絶縁膜が形成されるように構成され

#### (産業上の利用分野)

. 本発明は、ピングリッドアレイ型(PGA型) のパッケージ等を回路基板上に表面実装するに際 し、國路基板上に形成されたはんだパンプの頂上 部を平坦化するための、はんだパンプ成形用治具 に関する

### 特開平2-46794(2)

### (従来の技術)

今日、コンピュータ等の電子視器の高性能化を 実現するため、実装密度を高めることが益々必要 となっている。高密度実装法として、表面実装法 (Surface Hount Technology、略してSMT) が 今後の主抜となりつゝある。このSMTは、゛ パッケージやチップ抵抗、チップコンデンサ等の 常子・郎品を、スルーホールを使用せず、直接ブ リント委仮等の回路券板上に搭載し、回路券板上 に形成されている配線と、はんだ接合する方法で ある。また、SMTには、パッケージに入ってい ないフリップチップを接合する時にみられるよう に、業子・部品を直接回路基板上の配線にはんだ 接合する方式と、PGA型パッケージのように、 パッケージから突出しているピンを固路益板上の 配線にはんだ接合する方式とがあるが、本発明は、 後者の、ピンを閲路器板上の配線にはんだ接合す る方式に関するものである。

パッケージの一側面にピンがグリッド状に配列 されたPGA型パッケージ等を図路器板に実装す

はんだパンプを使用してPGA型のパッケージ等を回路基板に搭載する場合には、位置合わせ特度の向上、接合時の位置ずれ防止等のため、回路基板の印刷配線上に形成されるはんだパンプの頂上紙を平坦にしておくことが望まれる。平坦にする方法としては、回路基板の上に平板を載せ、平板を介してはんだパンプを上から存在するものはんだパンプを上から存在するものではんだパンプを上から存在する方法に関するものである。 本発明は、後者の加熱する方法に関するものである。

## (発明が解決しようとする課題)

従来、はんだバンプを加熱するのに、回路基板 全体を加熱装置に入れて加熱しており、このため、 有機物よりなる回路基板では不所望に加熱される と云う欠点があった。また、加熱装置と平坦化治 具との2種類の装置を必要とした。

本発明の目的は、この欠点を解摘することにあ

るに際し、御路基板上に形成されている妃線の接 合國所に、あらかじめ、はんだペーストを供給し ておく方法と、はんだパンプを形成しておく方法で とがある。はんだパンプを形成しておく方法は、・ 大きさを厳密に選別したはんだポールを各接合邸 に供給してパンプを形成するので、接合部1個所 当りに供給されるはんだ量を正確にコントロール することができる。これに対し、はんだベースト を使用する方法は、はんだペーストの粘度、はん だペーストを回路基板上の接合部に印刷する時の 印刷条件等によって、接合部1個所当りに供給さ れるはんだペーストの量が変動しやすい。実装密 皮が高密度化するのにともない、複合部がより数 **被化し、隣接する接合部相互間の間隔も狭くなる** ので、はんだの供給量を可能な限り少なくしない と、隣接する接合郵相互間に短絡を生ずる可能性 がある。したがって、はんだペースト法よりも、 はんだ供給量をコントロールしあいはんだパンプ 法の方が有利となる場合が今後多くなるものと思 われる.

り、はんだパンプの加熱と押圧とを一つの治具を 使用して行い、しかも、固路基根上に形成された はんだパンプのみを周部的に加熱して、その頂上 部を平坦化し、回路基板に与える熱的影響を少な くするように改良した、はんだパンプ成形用治具 を提供することにある。

### (課題を解決するための手段)

上記の目的は、回路基板上に形成されたはんだ
パンプの位置に対応して、透明基板(1)上に抵
抗件層(21)が形成され、この抵抗件層(21)を
直列または並列に接続して透明導電体券(31)が
形成され、少なくとも約記の抵抗件層(21)をカ
パーして二酸化シリコン膜等の絶縁膜(4)が形
成されている治具によって速成される。

なお、前記治具の前記の抵抗体層(21)は、前記の透明基板(1)より突出して形成されると、 すでに一部の素子・部品が搭載されている場合等 に使用するとき好都合である。

### 特開平2-46794(3)

#### (作用)

#### 第7图参照

本発明に係るはんだパンプ成形用治具 5 におい ては、回路基板6に形成されたはんだパンプ?に 対応して透明基板 1 上に抵抗体層 21 が形成されて いるので、この抵抗体層21がはんだパンプ7上に 戦るようにはんだパンプ成形用治具5を回路基据 6上に戦闘して、透明導電外帯31を介して抵抗体 周21に通電すれば、抵抗体層21が発熱し、この熱 によってはんだパンプラが飲化または溶離する。 治具の自粛により、または、必要により別に付加 される荷重によって、はんだパンプフは押圧され、 はんだパンプ7の頂上部は平坦化する。抵抗休福 21の表面に形成されている二酸化シリコン膜4は、 はんだとの潰れ性が低いので、溶融したはんだは、 付着しない。抵抗体層21以外の構成部品はすべて 透明な材料からなっているので、はんだパンプで と抵抗体層21との位置合わせは極めて容易に可能 である。

なお、抵抗体層21を透明基板1より突出して形

使用して変化タンタル層 2 をパターニングし、は んだパンプに対応する領域に、直径的 0.5mの抵 抗体層21を形成する。

#### 第4图参照

全国にインジウム係酸化物膜(ITO膜)3を 数点質に形成する。

#### 第5回、第6回参照

第6図は、第5図の平面図である。

40 で程度に加熱した塩化第二鉄と塩酸との混合 液を使用して ITO 額 3 をパターニングし、抵抗 体層 21上と透明器板 1 上の接続配線形成領域を除 く領域とから除去して、抵抗体層 21 を相互に接続 する透明導電体帯 31 を形成する。

#### 第1 2 図参照

全面に二酸化シリコン膜を形成し、パターニングして抵抗体層21の上に二酸化シリコン膜 4 を形成する。なお、二酸化シリコン膜は、パターニングせず、全面に形成したまゝにしていてもよい。

通電は、例えば第6回の透明導電帯31を介して、 直列に接続される抵抗体層21:・・・21:、ある 成すれば、一部の架子・部品がすでに搭載されている回路基板 6 に形成されたはんだパンプ 7 の頂上部を平坦化する場合、すでに搭載されている 電子・部品を避けてはんだパンプ成形用治具 5 を はんだパンプ 7 上に載置することができる。

#### (実施例)

以下、図面を参照しつい、本発明に係るはんだ パンプ成形用治其の二つの実施例について、その 製造工程を説明し、本発明の構成と特有の効果と をさらに明らかにする。

#### 第1例(請求項1に対応)

#### 第2图参照

耐熱性、耐ショック性に使れた1~2m原のパイレックスガラスよりなる透明器板1上に、CVD法を使用して変化タンタル層2を1m厚根皮に形成する。

#### 第3团参照

40で程度に加熱したファ酸と硝酸との混合核を

いは、抵抗体層21 s・・・21 c 等の開始端及び終端部間に電圧を印加する。接続法としては、直列、並列いずれでも良い。

### 第7四年参照、第8回参照

第7回は、間路基板6上に形成された妃線(図 示せず)上に形成されたはんだパンプ7の上に抵 抗体層21が載るように、はんだパンプ成形用治具 5 を回路基板 6 上に戦闘した状態を示す。この状 放で透明運管体帯31を介して抵抗体層21に通電す ると、抵抗体層21が発熱し、その熱ではんだパン プラが軟化または溶融し、はんだパンプ成形用拍 其5の自重、または、別の荷重を付加することに よって、はんだパンプ7の頂上部は押圧され、平 坦化する。透明運電体帯31への通電を止め、はん だパンプ成形用治具5を取り外すと、第8回に示 すように頂上部が平坦化されたはんだパンプ?が 形成される。なお、抵抗体層21の表面に形成され た二酸化シリコン膜4は、はんだとの潜れ性が低 いので、はんだパンプラが軟化または溶融した時 に、はんだが、はんだパンプ成形用治具5に付着

しにくい.

## 第9回、第10回参照

第9図に示すように、PCA型パッケージ8等のピンタが、はんだパンプ7上に載るようにPCA型パッケージ8を回路基板6上に載置し、週常のVPS(Vapor Phase Soldering )注を使用してリフローすると、第10図に示すように、PCA型パッケージ8等のピンタが回路基板6のはんだパンプ7の下に形成されている配線(図示せず)と良好に接合される。

## <u>第2例</u>(請求項2に対応)

#### 類lb図参照

第1例においては1ヵ度程度に形成されること」されていた窗化タンタル層2を、1 mm厚程度の厚さに形成する。それ以降の工程は第1例と同じ工程をもって形成されたはんだパンプ成形用治具を第1b図に示す。抵抗体層21が透明器板1から突出して形成されている。なお、抵抗体層21に代えて熱圧者装置等に用いられる抵抗チップを使

## が形成されている。

このはんだパンプ成形用治具を使用するには、 このはんだパンプ成形用治具の抵抗体層が回路器 板に形成されているはんだパンプ上に取るように、 はんだパンプ成形用抬具を回路基板上に載置し、 透明課堂体帯を介して抵抗体層に遺草する。する と、抵抗体層が加熱され、その熱で抵抗体層の下 にあるはんだパンプが軟化あるいは溶融し、はん だパンプ成形用治具の自重、または、必要により 別途付加される荷重によってはんだパンプが押圧 されごその頂上郎が平坦化して、このはんだパン プ 放形用治具の本来の目的は達成される。そして、 一つの治具で加熱と押圧とが同時にでき、また、 上記の工程において、はんだパンプのみが局部的 に加熱され、固路基板全体は加熱されないので、 有機物等よりなる国路基版が不所望に加熱される ことがないので、本発明の目的も達成される。 4. 図面の簡単な説明

第1 a 図は、本発明の第1 実施例に係るはんだパンプ成形用拍具の断面図である。

用してもよい。 第11図参照

すでに素子・部品10が搭載されている回路基板 6の一部の電子・部品10を交換するような場合、 交換される新しい素子・部品10と接合されるはん だパンプ 7 の頂上部を平坦化する必要があるが、 抵抗体層21が透明基板 1 から突出していると、図 に示すように、交換されない素子・部品10を跨い で、はんだパンプ成形用治異 5 を回路基板 6 上に 形成されているはんだパンプ 7 の上に取置することができるので好都合である。

#### (発明の効果)

以上説明せるとおり、本発明に係るはんだパンプ成形用治具においては、PGA型のパッケージ等が搭載される国路基板に形成されたはんだパンプの位置に対応して、透明基板上に延抗体層が形成され、この抵抗体層を直列または並列に接続するように透明導電体帯が形成され、少なくとも抵抗体層をカパーして二酸化シリコン膜等の絶縁膜

第1 b 図は、本発明の第2実施例に係るはんだパンプ成形用治具の断面図である。

第2~6回は、本発明の第1実施例に係るはんだ パンプ成形用袖具の工程図である。

第7~10回は、はんだパンプの頂上部を平坦化し、 パッケージ等のピンと接合する工程の説明図である。

第11回は、実装されている一部の君子・邸品を交換する時の、はんだパンプ頂上部平坦化の説明図である。

1・・・・透明器板、

2・・・窒化タンタル層、

21・・・抵抗体層、

3・・・ITO膜、

31 · · · 透明性導媒体帶

4・・・二酸化シリコン膜等の絶疑膜、

5 ・・・はんだパンプ成形用治具、

6・・・回路益板、


7・・・はんだパンプ、


## 特開平2-46794 (5)


8・・・パッケージ、 9・・・ピン、


10・・・素子・部品。


. 代理人 弁理士 寒川 城一

















工程図第 4 図







第 11 図

## 特開平2-4G794(6)

